正在进行安全检测...
发布时间：1714558463
Logic原理图转成Layout的PCB设计操作
今天，初略做了个统计，发现目前国内的电子公司用PADS画PCB比较多，于是下决心学PADS。
关于如何将原理图导入PCB文件，发现一个更方便快捷的操作方法，具体操作如下：
1>打开需要进行处理的原理图文件，将用PADSLAYOUT新建一个空PCB文件并打开；
2>然后在PADSLOGIC中，执行TOOLS->LAYOUTNETLIST->DESIGN->ECOTOPCB;
3>如果导入过程中发现错误，则会生成并自动打开一个.ERR后缀的错误报告文件;
4>如果导入过程正确，则不会生成错误报告，并且在新建的PCB文件坐标原点处，就堆放好元件封装了
然后还有一个问题，在设计过程中，将原理图的电气连接更新到PCB文件后，如果需要中途对原理图中元件的封装进行更改，如何将更改后的元件封装更与同步至PCB呢？具体说明如下：
1>在PADSLOGIC中，执行，TOOLS->LAYOUTNETLIST->PREFERENCES选项卡->COMPAREPCBDECALASSIGNMENT；
2>然后，选择在DESIGN选项卡中，执行ECOTOPCB，则在PCB元件封装将被原理图中元件属性中封装列表的第一个封装形式更新。
在PADSLOGIC中画好一个简单的原理图后，欲将元件封装和电气网络导入到PADSLAYOUT中，进行元件的LAYOUT和布线。
但是，从LOGIC的原理图导出“PADSLayoutRules(.asc"文件时，卡壳了，一直不能成功导入到ROUTER中。
操作流程如下：菜单File->Export->PADSLayoutRules，然后保存文件成功。
接下来，打开ROUTER，欲导入元件和网络，结果，导入了N+1次，在ROUTER中原点位置都没有正常出现元件。
正在进行安全检测...
